

Budowa komputera pokładowego studenckiego satelity ESA SSETI ESEO

Streszczenie: Artykuł ten przedstawia informacje na temat projektu komputera pokładowego i jego oprogramowania dla studenckiego satelity budowanego w ramach programu ESA SSETI ESEO. Ponieważ satelita ten jest dopiero w trakcie projektowania, tak więc część informacji należy traktować jedynie jako propozycje rozwiązań budowy systemów komputerowych do zastosowań w przestrzeni kosmicznej.

1. WSTĘP

Elektronika oraz oprogramowanie pracujące w kosmosie narażone jest na uszkodzenia spowodowane głównie przez promieniowanie kosmiczne [3]. Kryteriami oceny takich systemów jest ich niewielki pobór energii, mała waga, odporność na wstrząsy, zmiany temperatury oraz brak chłodzenia za pomocą konwekcji. Studenci Politechniki Warszawskiej mają okazję sprawdzić się przy projektowaniu systemu komputerowego, który zostanie przetestowany w przestrzeni kosmicznej. W ramach Studenckiego Koła Inżynierii Kosmicznej budują oni komputer pokładowy satelity ESEO [Rys 1], który jest jednym z projektów realizowanych w ramach stowarzyszenia SSETI.


2. Stowarzyszenie SSETI

Stowarzyszenie SSETI (Student Space Exploration & Technology) zostało utworzone w czerwcu 2003 roku [2]. Jego celem jest zrzeszanie studentów interesujących się budową systemów kosmicznych. Dzięki trójstronnej umowie pomiędzy SSETI, Europejską Agencją Kosmiczną (ESA) oraz uniwersytetami możliwe stało się, aby studenci członkowskich uniwersytetów budowali satelity korzystając z urządzeń oraz ekspertów ESA. Podczas budowy danego satelity zaangażowanych jest wiele grup (Teams), które konstruują różne podsystemy satelity takie jak np. komputer pokładowy czy system łączności. Każdy zespół zobowiązuje się do zbudowania danego systemu, przy czym środki na ten cel musi pozyskać sam. SSETI dwa razy w roku organizuje spotkania wszystkich grup w celu wymiany informacji, ustalenia szczegółów współpracy oraz organizuje wyniesienie satelity na orbitę.

3. Satelita ESEO

Satelita ESEO (European Student Earth Orbiter) [1] to prosty satelita, który będzie umieszczony na orbicie przejściowej (GTO). Jego masa nie będzie przekra-

zać 120kg. Głównymi celami misji są: bezawaryjna praca w kosmosie przez minimum jeden miesiąc, zrobienie zdjęcia Ziemi, całkowite zamaskowanie awarii jednego z systemów, przetestowanie zaawansowanej komunikacji między satelitą a Ziemią, przetestowanie zbudowanych komponentów w przestrzeni kosmicznej celem określenia ich przydatności do innych misji. Celem pośrednim projektu jest pokazanie możliwości projektowania i budowania satelity przez studentów wykorzystujących techniki internetowe (IRC, WWW, FTP, NEWS).



Rys 1. Struktura satelity

3.1. Budowa satelity

Na satelicie będą zainstalowane:

- OBDH – komputer pokładowy
- AOCS – komputer nawigacyjny
- OBDH_NODE – interfejs analogowo-cyfrowy do części czujników oraz elementów wykonawczych
- MAGNETOMETER – czujnik pola magnetycznego Ziemi
- SUN – dwa czujniki położenia słońca
- HORIZON – czujnik położenia ziemi
- STARTRAKER – system lokalizacji satelity względem gwiazd
- PROP – napęd odrzutowy na sprężony gaz
- REACTION WHEEL - koło zamachowe do stabilizacji satelity
- COMM – system komunikacji
- MECH – system paneli słonecznych

- EPS – system zasilania elektrycznego
- NAC – aparat fotograficzny

Komunikacja między systemami realizowana będzie przy wykorzystaniu magistrali CAN, bądź za pomocą połączeń bezpośrednich. Jak wcześniej wspomniano, wyżej wymienione systemy muszą być tak zbudowane aby awaria dowolnego komponentu umożliwiła dalsze pełne funkcjonowanie satelity. Aby to osiągnąć stosuje się układy rezerwowe - redundancję systemów bądź redundancję komponentów w ramach systemów.

3.2. Budowa komputera pokładowego

Satelita ESEO będzie umieszczony na orbicie przejściowej. Jest to bardzo niekorzystna orbita, ponieważ w trakcie lotu satelita będzie zmieniał środowisko pracy od dość przyjaznego w pobliżu Ziemi poprzez silnie niekorzystne w pasach Van Allena po niechronioną przestrzeń kosmiczną powyżej pasów. Do budowy komputera pokładowego w wersji podstawowej proponowano wykorzystanie płytki PC104 MOPS/520 [5]. Jest to przemysłowy komputer klasy Pentium 166 MHz. Na podstawie badań przedstawionych w [3] można wyciągnąć wnioski, że taka płytka powinna się charakteryzować odpornością na promieniowanie do 10krad. Jest to niestety wartość niewystarczająca dla pracy układu w kosmosie i w celu zwiększenia jej odporności, przewidziano jej umieszczenie w aluminiowej obudowie, o grubości ścianek ok. 3mm. Obudowa zostanie umieszczona w strukturze satelity, co da łączną grubość osłony ok. 5mm. Taka grubość ścianek powinna zabezpieczyć komputer, umożliwiając jego pracę poniżej i powyżej pasów Van Allena. Dalsze pogrubianie osłony jest nieopłacalne, ponieważ przy grubości aluminium powyżej 5mm nie uzyskuje się już znaczącego zwiększenia tłumienia promieniowania kosmicznego. Aby satelita nie uległ uszkodzeniu podczas przejścia przez pasy Van Allena, prawdopodobnie będzie na ten czas wyłączany.


Elektronika w kosmosie narażona jest na kilka rodzajów uszkodzeń. Pod wpływem promieniowania jonizującego mogą pojawić się takie zjawiska jak [4]:

- SEL (*Single Event Latchup*) - włączenie pasożytniczego tyrystora w strukturze MOS prowadzące do utworzenia ścieżki przepływu prądu o dużych natężeniach (*latchup*);
- SEB (*Single Event Burnout*) – zniszczenie struktury MOSFET spowodowane przepływem prądu;
- SET (*Single Event Transients*) – wygenerowanie impulsu napięciowego w logice kombinacyjnej, który może się propagować w układzie, np. przez ścieżkę zegara lub asynchronicznego zerowania, i spowodować błędy przerzutników.
- SEU (*Single Event Upset*) – przełączenie stanu jednego z przerzutników/komórki pamięci.

SEL jest bardzo niebezpiecznym zjawiskiem, ponieważ jest on przyczyną trwałych uszkodzeń (SEB) układów MOS. Aby się przed nim chronić, stosuje się osłony oraz elementy wykonane inną technologią. Błędy SET i SEU nie są destrukcyjne, ale powodują błędne działanie logiki komputera. Z błędami tymi można walczyć stosując redundancję sprzętową oraz specjalne algorytmy w oprogramowaniu.

Aby zwiększyć niezawodność płytki OBDH, będzie ona poddana pewnym modyfikacjom. Standardowo na płycie BIOS jest umieszczony w pamięci FLASH. Niestety pamięć ta jest podatna na zmiany pod wpływem promieniowania. Zmiany w tej pamięci spowodowałyby prawdopodobnie niemożliwość uruchomienia komputera, dlatego zostanie ona zastąpiona inną pamięcią. Rozwiązanie prostsze przewiduje zastosowanie pamięci PROM. Rozwiązanie zaawansowane przewiduje umieszczenie w pamięci PROM jedynie prostego oprogramowania, które przy uruchomieniu skopuje specjalnie spreparowany redundantny BIOS z pamięci EPROM do RAM. Takie rozwiązanie pozwoli na ewentualne aktualizacje oprogramowania na orbicie. Do płyty komputera za pomocą magistrali PC104 będzie podłączona płytka z dwoma kontrolerami magistrali CAN. Pozwoli ona na komunikację z innymi podzespołami za pomocą magistrali, a w razie awarii któregoś z kontrolerów pozwoli na korzystanie z zapasowej drugiej magistrali CAN. Kolejnym zabezpieczeniem będzie wykorzystanie sprzętowego watchdog-a, znajdującego się na płycie komputera MOPS/520. Powinien on zrestartować system w przypadku zawieszenia się komputera.

Podczas prac pojawiła się propozycja samodzielnej budowy płyty głównej w oparciu o układy FPGA. Pomysł polega na tym, aby w strukturze FPGA odwzorować 3 procesory wraz z układami głosowania oraz układami korekcji pamięci [Rys 2]. W układzie potrójnej redundancji te same obliczenia wykonywane są równoległe na trzech procesorach, a ich wyniki wprowadzane są do systemu głosowania. Jeśli któryś wynik jest różny od dwóch pozostałych, uznawane jest, że układ (np. procesor), z którego on pochodzi uległ uszkodzeniu i jego obliczenia są pomijane podczas wyprowadzania danych z układu.



Rys 2. Potrójna redundancja CPU w układzie FPGA.

Po zastosowaniu takiej struktury logicznej pojawienie się jednego błędu struktury zostało by zamaskowane, oraz informacja o zmianie konfiguracji mogłaby być przekazana do systemu operacyjnego. Zmiana kon-


figuracji logicznej wykrywana jest przez sam układ FPGA. Jeśli zastosowalibyśmy układ z możliwością wielokrotnego programowania, możliwe by było wstrzymanie systemu, zapisanie danych z rejestrów procesora, ponowne zaprogramowanie struktury, wczytanie danych do rejestrów procesorów a następnie wznowienie pracy systemu.

Dodatkowo w układzie FPGA można dobudować strukturę logiczną, która zapewniałaby maskowanie przekłamań w pamięci RAM. Układ taki mógłby przechowywać dane w pamięci stosując potrójnie danych lub zapisując w pamięci dodatkową sumę kontrolną, która umożliwiałaby w locie sprawdzanie i naprawianie uszkodzonych danych w pamięci RAM.

Niestety szybkie zbudowanie i przetestowanie płyty głównej komputera zgodnie z tymi pomysłami jest dość kosztowne i pomysł jest jedynie rozwijany teoretycznie dla przyszłych misji kosmicznych.

3.3. Oprogramowanie komputera pokładowego

Oprogramowanie OBDH będzie realizowało zadanie klastra. Na pokładzie satelity będą zainstalowane dwa komputery o zbliżonych parametrach. Będą to OBDH i AOCS (komputer nawigacyjny). W przypadku awarii jednego z komputerów drugi ma przejąć w pełni jego zadania. Na obu komputerach zostanie zastosowany system operacyjny LINUX z modułem czasu rzeczywistego RTAI. Każdy z komputerów będzie posiadał procesy główne oraz procesy zapasowe (dla komputera OBDH będzie to obdh1 i aocs2) [Rys 3]. Aby procesy mogły się komunikować z magistralą CAN, będzie uruchomiony proces cal (CAN Abstraction Layer), który będzie pomostem pomiędzy magistralą CAN a procesami obdh1 i aocs2. Na komputerze AOCS będzie sytuacja podobna tj. będzie uruchomiony proces aocs1, obdh2 oraz cal.



Rys 3. Procesy w komputerach AOCS i OBDH.

Aby realizować funkcje klastra, procesy obdh1 i obdh2 będą posiadały oddzielne adresy na magistrali CAN, aby mogły się one komunikować między sobą. Do komunikacji z innymi urządzeniami na magistrali CAN będą wykorzystywały trzeci adres obdhm (master). Po uruchomieniu obu komputerów proces obdh2 wysyła zapytanie (ping) do procesu obdh1 i jeśli ten odpowiada podejmowana jest decyzja, że głównym procesem będzie proces obdh1. Od tej chwili wszystkie urządzenia komunikujące się z OBDH za pomocą adresu obdhm będą komunikowały się z procesem obdh1. W rzeczywistości oba procesy będą nasłuchiwać zdarzeń na magistrali

CAN i oba będą podejmować identyczne decyzje, ale jedynie obdh1 będzie miał prawo wysyłania pakietów na magistralę jako obdhm. Jeśli z jakichś powodów komputer OBDH ulegnie uszkodzeniu i wewnętrzny watchdog nie spowoduje jego naprawy, proces obdh2 wyśle polecenie do systemu zasilania, aby wyłączył na chwilę zasilanie komputera OBDH. Jeśli po kolejnych 5 minutach komputer OBDH nie będzie pracował prawidłowo, proces obdh2 wyśle polecenie, aby wyłączyć zasilanie komputera OBDH na stałe, a następnie przydzieli sobie prawo nadawania pakietów jako obdhm. Od tego momentu na komputerze AOCS będą realizowane zadania zarówno AOCS, jaki i OBDH. W przypadku awarii komputera AOCS, przełączenie będzie wyglądać nieco inaczej. W przypadku procesów aocs1 i aocs2 nie jest wymagana synchronizacja między procesami, a jedynie trzeba zapewnić, aby oba procesy nie były uruchomione jednocześnie. Kiedy obdh1 wykryje awarię komputera AOCS, będzie go próbował restartować za pomocą linii zasilania, a jeśli to nie pomoże, wyłączy go na stałe i na komputerze OBDH zostanie uruchomiony bliźniaczy proces aocs2.

Kolejnymi ciekawymi mechanizmami zwiększającymi stabilność systemu jest stosowanie redundancji danych oraz obliczeń. Planowane jest zastosowanie specjalnej biblioteki zmiennych, która wymusza na programie potrójną redundancję danych oraz obliczeń z nimi związanych. Podobnie sprawa będzie wyglądać przy przechowywaniu danych w pamięci masowej. Zostanie zastosowany system plików, który będzie maskował awarie poszczególnych sektorów. Jako pamięć masowa będzie zastosowana karta Compact Flash.

4. Podsumowanie

Budowanie systemów komputerowych przewidzianych do pracy w przestrzeni kosmicznej nie jest łatwe, i stawia sporo wyzwań przed ich konstruktorami. System musi wykazywać się wysoką bezawaryjnością, bezobsługowo powinien radzić sobie z awariami i podejmować szybkie i bezbłędne decyzje. Taki komputer musi pracować w wysoce niekorzystnym środowisku charakteryzującym się dużym napromieniowaniem, zmiennością temperatury, brakiem atmosfery. Z drugiej strony nakładane są ograniczenia na pobieraną moc elektryczną i wagę. W projektach studenckich ze względu na ograniczone środki stosowane są komponenty komercyjne, które są poddawane odpowiednim modyfikacjom, zwiększających ich niezawodność. W pracy przedstawiono możliwe rozwiązania systemu komputera pokładowego dla projektowanego satelity ESEO. W wersji podstawowej zdecydowano się wykorzystać komercyjny moduł komputera przemysłowego PC104 poddanego pewnym przeróbkom. Natomiast w wersji rozszerzonej zaproponowano realizację systemu komputerowego w strukturze FPGA, z zastosowaniem potrójnej nadmiarowości sprzętowej. Przedstawiono również strukturę i algorytm działania oprogramowania sterującego pracą komputera pokładowego.

LITERATURA

- [1] Materiały wewnętrzne SSETI
 - Prezentacja *General_SSETI_Presentation*.
 - Prezentacja *SSETI_Express_Presentation*.
 - Prezentacja *SSETI_ESEO_Presentation*.
 - Dokumentacja projektu ESA SSETI ESEO.
- [2] Strona WWW SSETI <http://www.sseti.net>.
- [3] National Semiconductor *Radiation Owner's Manual*.
- [4] dr inż. Krzysztof Mroczek *Porównanie technologii układów FPGA pod względem podatności na błędy spowodowane przez promieniowanie jonizujące w warunkach ziemskich*.
- [5] Kontron *MOPS/520 User's Guide*.